Flip - Flop - 2



  1. Kondisi [kembali]

Tugas Pendahuluan 2 Modul 2
( Percobaan 2 Kondisi 23 )

    Buatlah rangkaian T flip flop seperti pada gambar pada percobaan 2 dengan ketentuan input B0=0, B1=1, B2= clock.


  2. Gambar Rangkaian [kembali]






  3.Video Simulasi [kembali]







  4.Prinsip Kerja [kembali] 

 Rangkaian ini memiliki J-K flip-flop di mana input J dan K digabung dan diberi nilai logika 1, sehingga J-K flip-flop berubah menjadi T flip-flop. Inputan berasal dari saklar SPDT dan outputnya adalah logicprobe.

Dalam rangkaian ini, B0 memiliki nilai 0 karena terhubung dengan ground. B1 memiliki nilai 1 karena terhubung dengan vcc, dan B2 terhubung dengan clock. Berdasarkan tabel kebenaran rangkaian ini, karena nilai input R=0 dan S=1, maka nilai clock dianggap don't care, yang berarti output apapun tidak akan mempengaruhi nilai clock. Nilai Q adalah 1 dan Q', yang merupakan kebalikan dari Q, memiliki nilai 0.
Sedangkan untuk tabel kebenaran berdasarkan rangkaian sebagai berikut.

1. J-K Flip Flop (4027)


2. T flip-flop


    Dapat dilihat untuk jenis T flip flop hanya terdapat 2 kondisi yaitu kondisi toggle dan kondisi tetap. dimana ketika T berlogika 1 dan diberi trigger pada clock maka akan mengalami kondisi toggle dan ketika T berlogika 0 dan diberi trigger pada clock maka akan mengalami kondisi tetap.



  5.Link Download [kembali]

File Proteus  Disini


Download Video Disini


File HTML Disini


Data Sheet J-K Flip Flop (4027) Disini


Comments

Popular posts from this blog

Tugas Besar : Garasi Otomatis

Tugas Besar Garasi Otomatis

Active Filter 15.6