Counter - Laporan Akhir - 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

1.  Panel DL 2203D
2.  Panel DL 2203S
3.  Panel DL 2203C
4. Jumper 

 

 

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

   Dalam praktikum ini, kami menggunakan modul D'Lorenzo dengan dua bagian, yaitu DL2203D dan DL2203S. Pada bagian DL2203D, kami memasukkan logika B0, B1, B2, dan B3, yang kemudian dihubungkan ke T Flip Flop. Sinyal CLOCK pada T Flip Flop pertama dihubungkan ke sinyal CLOCK. Sinyal CLOCK pada T Flip Flop kedua diperoleh dari output T Flip Flop pertama, dan begitu seterusnya untuk T Flip Flop berikutnya. B0 dihubungkan ke input RESET pada T Flip Flop. Input SET dihubungkan dengan VCC +5V. B0 diatur sesuai dengan perintah dalam modul eksperimen, yaitu diubah menjadi logika 1. Dengan demikian, perubahan setiap komponen outputnya dapat diamati, mulai dari H0, H1, H2, dan H3.

Rangkaian ini juga dikenal sebagai rangkaian Counter Up Asynchronous karena nilai outputnya selalu menghitung maju. Output dari flip flop pertama menjadi input untuk flip flop berikutnya.

komponen yang digunakan dalam eksperimen ini adalah:

- T Flip Flop

Dapat dilihat bahwa jenis T flip flop hanya memiliki dua kondisi, yaitu kondisi toggle dan kondisi tetap. Ketika T bernilai logika 1 dan dipicu oleh clock, maka akan mengalami kondisi toggle. Sedangkan ketika T bernilai logika 0 dan dipicu oleh clock, maka akan mengalami kondisi tetap.

5. Video Rangkaian[Kembali]

 

 6. Analisa [Kembali]

1. Analisa output yang dihasilkan pada percobaan 1 berdasarkan IC yang digunakan. Kapan H0, H1,H2 dan H3 mengeluarkan outputnya.

Jawab: 

    Pada hasil percobaan, didapat bahwa output yang dihasilkan merupakan karakteristik dari counter up fall time, jadi nilai counter akan bertambah setiap clock bernilai 1 meuju 0 dan akan reset setiap output menunjukan nilai 7.

2. Bagaimana sinyal output yan dihasilkan pada JK Flip Flop ketiga dan keempat? Kapan output itu akan bernilai satu?

Jawab:

Output yang dihasilka pada JK flipflop ketiga akan berubah setiap h2 falltime, sedangkan pada flipflop keempat tidak berubah karena output akan reset saat bernilai 7.

        

7. Link Download [Kembali]

a. HTML 

b. Video

c. Datasheet 74LS112