Shift Register dan Seven Segment - Laporan Akhir - 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

1.  Panel DL 2203D
2.  Panel DL 2203S
3.  Panel DL 2203C
4. Jumper 

 

 

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

Dalam eksperimen ini, kami membuat susunan yang sesuai dengan gambar dalam eksperimen 1, yaitu 4 J K Flip Flop dengan 7 sakelar SPDT. Di mana SW 1 terhubung dengan SET pada J K Flip Flop terakhir, SW 2 terhubung dengan SET pada J K Flip Flop ke-3, SW 3 terhubung dengan SET pada J K Flip Flop kedua, dan SW 4 terhubung dengan SET pada J K Flip Flop pertama. SW 5 terhubung ke gerbang AND, SW 6 terhubung ke input J dan K pada Flip Flop pertama, dan SW 7 terhubung dengan RESET pada seluruh Flip Flop.

Dalam eksperimen ini, kami memvariasikan nilai-nilai B0-B6. Dari input-input ini, kami mendapatkan hasil sebagai berikut:

- Jika B3-B6=0, B0 dan B2=1, serta B1=X, maka rangkaiannya adalah Serial In Serial Out (SISO).

- Jika B3-B6=0, B0=1, dan B2=Rise Time, serta B1=X, maka rangkaiannya adalah Serial In Parallel Out (SIPO).

- Jika B3-B6=X, B0 dan B2=1, serta B1=0, maka rangkaiannya adalah Parallel In Serial Out (PISO).

- Jika B3-B6=X, B0=1, dan B2=0, serta B1=0, maka rangkaiannya adalah Parallel In Parallel Out (PIPO).

5. Video Rangkaian[Kembali]

 

 6. Analisa [Kembali]

1. Analisa output yang dihasilkan ditiap-tiap modul

Jawab: 

• Kondisi Pertama itu Serial In Serial Out (SISO), karena input data masuk secara berurutan satu persatu dan keluar secara berurutan satu persatu juga.
• Kondisi Kedua itu Serial In Pararel Out (SIPO), karena input data masuk secara berurutan satu persatu dan keluar secara bersamaan.
• Kondisi Ketiga itu Pararel In Serial Out (PISO), karena input data masuk secara bersamaan dan keluar secara berurutan satu persatu.
• Kondisi Keempat itu Pararel In Pararel Out (PIPO), karena input data masuk secara bersamaan dan keluar secara bersamaan.

2. Jika gerbang AND pada rangkaian ini dihapus, sumber clock dihubungkan langsung ke Flip Flop, bandingkan output yan didapatkan.

Jawab:

   Flip Flop dikendalikan oleh clock dan akan beroperasi pada risetime dan clock tidak bisa dikendalikan.    

7. Link Download [Kembali]

a. HTML 

b. Video

c. Datasheet 4013